PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03196186 A

(43) Date of publication of application: 27.08.91

(51) Int Ci

G09G 5/12

G09G 3/36

G09G 5/18

H04N 5/04

(21) Application number: 01337123

(22) Date of filing: 28.12.89

(71) Applicant

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

YAGISHITA CHO


(54) SYNCHRONIZING SIGNAL INVERSION CIRCUIT

COPYRIGHT: (C)1991, JPO& Japio

(57) Abstract:

PURPOSE: To eliminate a control terminal which instructs the signal polarity of a synchronizing signal from the outside and to automatically discriminate the signal polarity of the synchronizing signal by providing an EOR which inverts the synchronizing signal with the MSB of an up/down counter.

CONSTITUTION: The circuit is equipped with the up/down counter 11 by which up-count and down/count are switched with the signal polarity of an inputted synchronizing signal. Furthermore, it is equipped with circuits 12-14 which control the Enable terminal of the up/down counter 11 with the overflow detection signal and the underflow detection signal of the up/down counter 11, and it inverts the synchronizing signal with the MSB output signal of the up/down counter 11 by using the EOR 16. In such a way, it is possible to eliminate the control terminal which instructs the signal polarity of the synchronizing signal from the outside, and to discriminate the signal polarity of the synchronizing signal in the inside.



19日本国特許庁(JP)

① 特許出願公開

@公開 平成3年(1991)8月27日

◎ 公 開 特 許 公 報 (A) 平3-196186

(9) Int. Cl. 5
G 09 G 5/12

識別記号

庁内整理番号 8121-5C

3/36 3/36 5/18

8621-5C 8121-5C 9070-5C

H 04 N 5/0

Z 9070

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

同期信号反転回路

②特 願 平1-337123

@出 願 平1(1989)12月26日

の発明者 の出願人 八 木 下 超

大阪府門真市大字門真1006番地 松下電器產業株式会社內

、願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

砂代 理 人 弁理士 栗野 重孝 外1名

明知 曹

1、発明の名称

同期信号反転回路

2 、特許請求の範囲

入力される同期信号の信号を性によりアップカウントもしくはダウンカウントを実行するアップダウンカウンターと、前記アップダウンカウンターの値のオーバーフロー、アンダーフローを出回路と、前記オーバーフローを出回路の出力によりアップをウンカウンターの動作を制御するカウンターのMSB出のではより、入力される同期信号を反転させると同期信号により、入力される同期信号を反転させる。同時により、企業を持つという。

3、発明の詳細な説明

産業上の利用分野

本発明は、パソコンなどの C R T 及び液晶パネルのコントローラ (制御回路部) における、水平

及び垂直同期信号の信号複性の反転回路に関する ものである。

従来の技術

近年色速なパソコンの普及とともにディスプレー装置に液晶パネル等を用いることも増えてきている。

ディスプレーにCRT、液晶パネルのどちらを用いる場合においても、そのコントロールの基準となるのは、垂直同期信号(以下VSYNCと略す)及び水平同期信号(以下HSYNCと略す)の2つの同期信号である。

通常テレビ信号におけるこれらのVSYNC、HSYNCは負益理で統一されているが、パソコン等においてはその機種によっては、これらを正論理信号として用いる場合もある。よって、CRTまたは液晶ディスプレーを制御する回路においては、これらの同期信号の信号極性を制御回路の同期信号を性仕様に合うように必要に応じて反転させて以降のデジタル処理を行なわなければならない。

特閒平3~196186(2)

以下に従来の同期信号反転回路について説明する。

第3図は従来の同期信号反転回路の回路図であり、23は垂直同期信号入力端子、24は水平同期信号入力端子、25は垂直問期信号極性制御端子(CONTH)、26は水平同期信号極性制御端子(CONTH)、21、22はEOR(排他的論理和)、27は垂直同期信号出力端子、28は水平同期信号出力端子である。

以上のように構成された同期信号反転回路について以下その動作を説明する。

極性制御増子CONTH、CONTVは、外部のマイクロコンピュータ等により設定され、制御回路部では入力される同期信号の信号を性料別を行なうことなく、CONTV、CONTHで制御されるままに同期信号の論理を反転していた。すなわち、制御回路部のデジタル処理がVSYNCを負 論理として処理していた場合に、外部から垂直同期信号入力端子に正論理のVSYNCを入力する時は、垂直同期信号極性制御端子(CONTV)

る同類信号反転回路を提供することを目的とす。

課題を解決するための手段

この目的を達成するために本発明の同期信号反転回路はアップダウンカウンターと、アップダウンカウンターと、アップダウンカウンター制御回路と、アップダウンカウンターのMSB信号で同期信号を反転するEORから構成されている。

作用

この構成によって、外部からの制御信号を用いることなく、入力される同期信号の信号極性を自動的に判別し、制御回路部の仕様に合わせた信号 論理に信号極性を反転させることができる。

実 施 例

以下に本発明の一実施例について図面を参照しながら説明する。

第1図は本発明の一実施例における同期信号反 転回路のブロック図を示すものである。

第1図において、11はアップダウンカウン

をHレベルに設定することで制御回路部で使用するVSYNCを負輪理とすることができる。

この同期信号反転回路をCRTもしくは液晶ディスプレーの制御回路部の同期信号入力回路部分に用いることで上記制御回路部に外部から入力される同期信号が負論理もしくは正論理によらず、制御回路において同じ処理を実現していた。

また、HSYNCについても同様にCONTH にて論理設定を行なう。

発明が解決しようとする課題

しかしながら、上記の従来の構成では外部より CONTV.CONTHの極性制御信号を入力する必要があり、端子が2本必要であり、更にこの 端子を制御するため、マイクロコンピュータにそ の役割を負わせる必要があるという問題点を有し ていた。

本発明は、上記従来の問題点を解決するもので、CONTV、CONTHの極性制御端子を廃止し、制御回路部において外部から入力される同期信号の信号極性を自動的に判別することのでき

ター、1 2 はカウンター制御回路、1 3 はオーパーフロー検出回路、1 4 はアンダーフロー検出回路、1 5 はクロック分周回路、1 6 は E O R 、1 7 は同期信号入力端子、1 8 はクロック入力端子である。

第2図は、第1図におけるカウンター制御回路 12の回路図を示すものである。

第2図において、121は同期信号入力端子、123は 122はラッチ用クロックの入力端子、123は オーバーフロー検出信号入力端子、124はアン ダーフロー検出信号入力端子、125はカウン ター制御回路出力端子、126はインバータ、 127はDフリップフロップ、128、130は NORゲート、129はANDゲートである。

以上のように構成された本実施例の同期信号反 転回路について以下その動作を説明する。

一般に固期信号は、VSYNC、HSYNC共に信号のLレベルの期間とHレベルの期間には約10倍ほどの違いがある。

例えば、ある基準周波数のクロック信号で同期

特別平3-196186(3)

信号のしレベル及びHレベルの幅をカウントする と、一般的な負請理の同期信号の場合、しレベル 区間が100クロック幅とすれば、Hレベル区間 は1000クロック程度になる。この性質を利用 して、同期信号のレベル区間はアップダウンカ ウンターをアップカウンターとして動作させ、H レベル区間はダウンカウンターとして動作させ る。すると負論理の同期信号の場合はHレベルの 方が長いため、同期信号のHレベル区間において はアップダウンカウンクーの値は0にむかってカ ウントダウンしていく。アンダーフロー検出回路 は、アップダウンカウンターの出力が0になった ことを検出するとアンダーフロー検出回路の出力 をHレベルにする。すなわち、アンダーフロー検 出回路は、アップダウンカウンターの出力信号を 入力とする多入力NORゲートで構成されている ものとする。

第1 図におけるカウンター制御回路 1 2 は第 2 図に示す回路で実現できる。第 2 図に示すように同期信号の H レベル期間にアンダーフロー検出信

号は反転せず、負請理信号として以後の制御回路 部に伝達される。

また、同期信号が正論理の場合は、Hレベルのパルス幅が短く、Lレベルのパルス幅が短り、しレベルのパルス幅がを中でいため、Lレベルの期間にアップダウンカウントを行ないカウンターのすべてのピットが1になるまでアップカウントする。この出力がすべて1になるとオーバーフロー検出回路の出力をしレベルにするものとする。すなわち、アップダウンカウンターの出力信号を入力のとする。入力のとする。

オーバーフロー検出回路13の出力がレレベルになると第2図のカウンター制御回路の123の入力端子がレレベルになり、125の出力端子はレベルになり、第1図のアップカウンター11のEnable端子をしにすることでカウントアップが停止し、アップダウンカウンターの出力がすべて1の状態でホールドされる。

号 1 2 4 が H レベルになると、第 2 図のカゥンター 制御回路の出力 1 2 5 が L となり第 1 図のアップダウンカウンター 1 1 が D i s a b l e となり、カウントダウンが停止する。よって、アップダウンカウンターの値は、同期信号は H レベル期間にダウンカウントし、 0 になった状態でホールドされる。

次に同期信号の L レベル期間になるとアップダウンカウンターはアップカウントを開始する。ここで、あらかじめ、アップダウンカウンターの関係をして、あらかじめ、アップダウンカウンターの M S B は L レベルのままであるカウンターの M S B は L レベルのままである

このMSB出力信号と同期信号とのEORを とってもMSB出力信号がしレベルのため同期信

次に同期信号がHレベルになった時から、アップダウンカウンターのEnable端子はHレベルになりダウンカウントを開始する。しかしながら、Hレベル期間のカウント値は(2º-1)/2以下になるようにピット長とクロック信号の関係が決められているため、アップダウンカウンターのMSBはHレベルをホールドし、レレベルになることはない。アップダウンカウンターのMSBがHのため、EORにより同期信号は反転し、以後の制御回路部へ伝達される。

以上のように、本実施例によれば、入力される同期信号の信号極性によって、アップカウントとダウンカウンターのEnable 端子をアップダウンカウンターのEnable は発子をアップダウンカウンターのオーバーフロー検出信号及びアンダーフロー検出信号で制御する回路を備え、アップダウンカウンターのMSB出力によってEORを用いて同期信号を反転さる構成にしたことにより、外部より同期信号の信号

特閒平3-196186(4)

極性を指示する制御端子を削除し、内部で同期信 号の信号極性を判別することができる。

発明の効果


4、図面の簡単な説明


第1図は本発明の一実施例における同期信号反転回路のブロック図、第2図は第1図のカクンター制御回路の一実施例における回路図、第3図

は従来の同期信号極性反転回路のブロック図である。

11……アップダウンカウンター(n ビット)、
12……カウンター制御回路、13……オーバーフロー検出回路、14……アンダーフロー検出回路、15……クロック分周回路、16……EOR(排他的論理和)、17……同期信号入力端子、18……クロック入力端子、19……同期信号出力端子。

代理人の氏名 弁理士 栗野重孝 ほか1名





-766-

第 2 周

..w. . Dialog

Basic Patent (Number, Kind, Date): JP 3196186 A2 910827

PATENT FAMILY:

Japan (JP)

Patent (Number, Kind, Date): JP 3196186 A2 910827

SYNCHRONIZING SIGNAL INVERSION CIRCUIT (English)
Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): YAGISHITA CHO

Priority (Number, Kind, Date): JP 89337123 A 891226 Applic (Number, Kind, Date): JP 89337123 A 891226

IPC: * G09G-005/12; G09G-003/36; G09G-005/18; H04N-005/04

Derwent WPI Acc No: ; G 91-292853 JAPIO Reference No: ; 150462P000033 Language of Document: Japanese

INPADOC/Family and Legal Status
© 2007 European Patent Office. All rights reserved.
Dialog® File Number 345 Accession Number 10102920

Dialog Results Page 1 of 1

..wis. Dialog

Synchronisation signal inverter for display unit - has circuit for up- or down-counting input synchronising signal according to polarity NoAbstract Dwg 1/3

Patent Assignee: MATSUSHITA ELEC IND CO LTD

Inventors: YAGISHITA C

Patent Family (1 patent, 1 country)

Patent Number Kind Date Application Number Kind Date Update Type JP 3196186 A 19910827 JP 1989337123 A 19891226 199140 B

Priority Application Number (Number Kind Date): JP 1989337123 A 19891226

International Classification (Additional/Secondary): G09G-003/36, G09G-005/12, H04N-005/04

Original Publication Data by Authority

Japan

Publication Number: JP 3196186 A (Update 199140 B)

Publication Date: 19910827

SYNCHRONIZING SIGNAL INVERSION CIRCUIT
Assignee: MATSUSHITA ELECTRIC IND CO LTD (MATU)

Inventor: YAGISHITA CHO

Language: JA

Application: JP 1989337123 A 19891226 (Local application)

Original IPC: G09G-3/36 G09G-5/12 H04N-5/04 Current IPC: G09G-3/36 G09G-5/12 H04N-5/04

Derwent World Patents Index © 2007 Derwent Information Ltd. All rights reserved. Dialog® File Number 351 Accession Number 5681199